SOC设计 上海,北京,杭州, 长沙

本平台专注IC&AI&汽车 行业职位招聘，擅长，数字设计，芯片架构，ESL，Validation，芯片验证， 芯片后端PR， DFT，STA，版图 ，模拟设计（ADC，DAC，PLL，Power，DC DC），算法，深度学习，视觉算法，嵌入式开发，内核开发，虚拟化，编译器，工具链 ，产品市场，销售，FAE，AE，FAB 设备 工艺 等相关职位，欢迎关注，咨询。

微信号：zyl889988  电话：13120709386

SOC设计-DDR/D2D

职位描述

1. 负责DDR/D2D IP选型，配置，设计方案，集成等；

2. 独立分析性能，包括latency以及bandwidth的cycle级别拆解；

3. 全流程设计支持：支持综合、DFT、STA、PR等数字实现流程，配合后端团队完成时序收敛与功耗优化；参与芯片验证、后仿、FPGA原型验证及回片测试；

任职要求：

1.至少2次先进工艺（14nm及以下）成功流片经验；

2.有并行口高速IO集成或设计经验，例如DDR, nand IO, D2D等；

3.熟悉 ARM CMN或自研NoC架构，有Cache一致性设计经验；

4.熟悉 X86/ARM/RISC-V体系结构，了解汇编到硬件逻辑工作流程；

5.精通Verilog/SystemVerilog，熟练使用Design Compiler、PrimeTime、Formality、VCS等EDA工具；

6.熟练掌握Shell/Python/Tcl脚本语言，掌握SerDes、Ethernet、CXL等高速接口协议；

优先条件：

1.有X86服务器CPU SOC设计量产经验者优先；

2.有大型SOC芯片或AI加速器设计经验；

3.具备芯片bring-up及板级调试经验；

4. 熟悉DDR5, UCIe 协议；

SOC设计高级工程师-CMN方向  上海 北京 杭州 长沙

职位描述

1. 负责 ARM 服务器级 SoC 中 CMN Mesh (CMN)互连子系统的架构设计、配置、集成与交付，支持多核 CPU、加速器及系统资源的高性能互连；

2. 主导芯片整体mesh topology架构，评估和分析不同架构PPA，优化芯片整体架构和性能；

3. 主导CMN+multi-core（称为CSS）系统相关的 partition 规划和设计实现；

4. 负责CSS相关SDC 时序约束，并负责CSS相关综合交付、时序分析与问题收敛；

5. 参与或主导基于CHI 协议的互连一致性集成与调试，支持多核一致性 bring-up、性能分析及系统级问题定位；

6. 协助和支持CSS子系统的验证与系统调试，包括功能验证、仿真、emulation 及 FPGA等；

任职要求：

1. 电子工程、微电子、计算机等相关专业硕士及以上学历，5 年以上芯片 SoC 设计经验；

2. 熟练掌握数字电路设计原理和方法，熟悉 Verilog/VHDL 等硬件描述语言；

3. 熟悉 ARM CMN Mesh 架构，具备 CMN 配置、集成或系统级调试的实际经验；

4. 深入理解 ARM CHI 协议，掌握缓存一致性、多主设备并发访问及相关性能特性；

5. 有大规模 SoC 芯片设计经验，熟悉 SoC 时钟、复位、CDC/RDC 设计方法学，具备子系统或 SoC 级 SDC 约束编写与分析能力，熟悉芯片设计流程和工具；

6. 具备良好的团队合作精神和沟通能力。

SOC高速互联网络设计高级工程师 上海 杭州长沙

职位描述

1. 负责大型SOC片上高速互联网络的架构设计与开发；

2. 与验证团队合作，完成高速互联网络的验证；

3. 与中后端团队合作，输出SDC，参与综合/时序分析/面积功耗优化等工作；

4. 进行性能分析，充分优化延时、带宽等性能指标；

5. 跟踪行业最新技术趋势，提出创新的互连网络解决方案；

任职要求：

1. 电子工程、计算机工程或相关领域的本科及以上学历，熟悉CHI、CHI C2C协议等；

2. 5年以上数字芯片设计经验，具备Mesh、Ring总线，一致性cache，Die间互联相关项目经验者优先；

3. 精通Verilog/SystemVerilog，精通RTL设计、仿真和验证流程；

4. 熟悉芯片设计流程，包括综合、STA（静态时序分析）和DFT（可测性设计）；

5. 具备良好的问题解决能力和团队协作精神。